일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 | 29 |
30 |
Tags
- dnn
- Compression
- jhVM
- jhDNN
- CuDNN
- stl
- flash_memory
- Qubit
- C++
- FPGA
- Semiconductor
- deep_learning
- POD
- nvidia
- quantum_computing
- DRAM
- kubernetes
- convolution
- 딥러닝
- SpMM
- CUDA
- 쿠버네티스
- 반도체
- 반도체기초
- sycl
- GPU
- 양자역학의공준
- HA
- cloud
- 클라우드
Archives
- Today
- Total
목록2024/06/16 (1)
Computing
DRAM Cell 정리 [1] (1T1C Cell, Cell Array, Cell Layout)
반도체 및 DRAM 설계를 공부하면서 정리한 내용으로 틀린 내용이 있을 수 있습니다. :) 1T1C Cell & Cell Array Schematic Fig 1. 은 DRAM Cell과 Cell들의 배치를 나타내는 Schematic diagram이다. DRAM Cell 하나는 1 Transistor & 1 Capacitor (1T1C 구조)로 이루어진다[2]. 이전글에서도 정리하였는데, Capacitor는 전기 신호 1 또는 0을 저장하는 기억소자 역할을 담당한다. Capacitor에 일정량 이상의 전하가 충전되면 1이 저장되었음을 의미한다. 반대로 Capacitor가 방전되었을 때에는 0이 저장되었음을 의미한다. Transistor (NMOS)는 전자가 Capacitor에 쌓이거나 혹은 방출되도록 조..
Semiconductor/jhFAB
2024. 6. 16. 13:07