일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
- 클라우드
- stl
- jhVM
- quantum_computing
- POD
- flash_memory
- 쿠버네티스
- Compression
- deep_learning
- 반도체기초
- kubernetes
- GPU
- Semiconductor
- dnn
- HA
- sycl
- nvidia
- C++
- DRAM
- cloud
- jhDNN
- CUDA
- 딥러닝
- FPGA
- CuDNN
- SpMM
- 반도체
- convolution
- 양자역학의공준
- Qubit
- Today
- Total
목록sycl (4)
Computing
High Level Languages for FPGA Programming : SYCL 2022.03.23 - [가속기 Accelerator/FPGA] - FPGA Design Concepts - 1 : Overview 이전 글에서 FPGA 프로그래밍을 위한 high level languages 개념 및 SYCL에 대해서 배웠다. 일반적으로 FPGA 프로그래밍을 한다는 것은 hardware description language(HDL)을 통해 회로가 어떻게 구성되는 지를 그리고 다른 IP core를 통합하여 실행가능한 회로를 만든다. 이를 컴파일하면 실제 FPGA 칩내에 회로를 구성할 수 있다. SYCL은 C언어의 확장으로, 일반 소프트웨어 개발자에게 익숙하지 않은 HDL을 쓰지 않고도 SYCL C를 통..
문제 소개 Matrix transpose는 행렬의 행과 열을 교환하여 새로운 행렬을 얻는 operation[2]이다. 주대각축을 중심으로 반사 대칭을 하는 연산으로 Eq 1.과 같은 특징을 만족한다. Matrix transpose는 더하기, 곱하기와 같은 수 계산이 필요없는 operation으로, 단순히 원하는 위치의 데이터를 읽어와 원하는 위치에 쓰기만 하면 된다. 즉 memory operation이 대부분을 차지한다. Matrix transpose를 병렬화할 경우, matrix의 각 element는 다른 element와 관계 없이 독립적으로 읽고 쓰기가 되기에 쉽게 병렬화할 수 있다. 하나의 work-item은 [i,j]-번째 input 행렬의 element를 읽어와 [j,i]-번째 output 행렬..
oneAPI 설치 주의* 현재 Intel oneAPI의 dpcpp은 nvidia gpu를 지원하지 않음 -> 밑의 clang++을 설치하여야 함. SYCL 프로그램 컴파일을 위한 DPC++ compiler 설치 설명 링크: https://www.intel.com/content/www/us/en/develop/documentation/get-started-with-dpcpp-compiler/top.html 다운로드 링크: https://www.intel.com/content/www/us/en/developer/tools/oneapi/base-toolkit.html OS, 다운로드 방식 선택 다운로드 받은 .sh 파일 실행 GUI downloader 설명에 따라 설치 하기 DPC++ compiler 뿐만 아..
[Data Parallel C++: Mastering DPC++ for Programming of Heterogeneous Systems using C++ and SYCL] by James Reinders, Ben Ashbaugh, James Brodman, Michael Kinsner, John Pennycook, Xinmin Tian (Apress, 2020). Chapter 1 : Introduction Advices for building parallel program Chapter 2 : Where Code Executes SYCL: parallel programming framework for heterogeneous processors (CPU, GPU, and FPGA) Chapter 3 ..