Computing

반도체 및 DRAM 설계를 공부하면서 정리한 내용으로 틀린 내용이 있을 수 있습니다. :) 이전글1. DRAM Cell 정리 [1] (1T1C Cell, Cell Array, Cell Layout) 이전글에서 DRAM Cell을 구체적인 구현에 대해서 정리하였다.  DRAM Cell은 1T1C 구조로 1개의 Transistor (Tr)와 1개의 Capacitor (Cap)로 구성된다. Cap 는 1 bit 데이터를 저장하는 저장소 역할로, 전기가 Cap 에 모여있으면 1 bit를 비어있으면 0 bit를 의미한다. Tr 는 데이터를 쓸지 말지를 결정하는 스위치 역할로, Tr 가 On되면 Cap 가 외부 회로와 연결되어 데이터를 쓰거나 데이터를 읽어올 수 있다. 1T1C Cell은 Word Line (WL)..

반도체 및 DRAM 설계를 공부하면서 정리한 내용으로 틀린 내용이 있을 수 있습니다. :) 1T1C Cell & Cell Array Schematic Fig 1. 은 DRAM Cell과 Cell들의 배치를 나타내는 Schematic diagram이다. DRAM Cell 하나는 1 Transistor & 1 Capacitor (1T1C 구조)로 이루어진다[2]. 이전글에서도 정리하였는데, Capacitor는 전기 신호 1 또는 0을 저장하는 기억소자 역할을 담당한다. Capacitor에 일정량 이상의 전하가 충전되면 1이 저장되었음을 의미한다. 반대로 Capacitor가 방전되었을 때에는 0이 저장되었음을 의미한다.  Transistor (NMOS)는 전자가 Capacitor에 쌓이거나 혹은 방출되도록 조..

반도체 제품 생산을 위한 공정이전 글에서 반도체 [8대 공정]에 대해서 정리하였다. [8대 공정]은 반도체 제조를 위한 필수 기술들의 리스트이다. 반도체 제조를 위한 실제 공정은 이러한 [8대 공정]들을 조합하여 만들어진다. 반도체 공정을 기술이 아닌, 단계별로 간단하게 정리하자면 다음과 같이 3단계로 나눌 수 있다[1,2,3,4]. 1. 웨이퍼 제조 공정 (Wafer manufacturing)2. 프론트엔드 공정 (Front-end Process) : 반도체 디바이스(소자) 제조 공정 (FEOL, BEOL로 구성됨)3. 백엔드 공정 (Back-end Process) : 패키징 및 테스트 공정 Fig 1. 위 3 단계 제조공정을 그림으로 잘 표현한다. 반도체 제조 회사들은 Fig 1.과 같은 3 단계 제..

이전 글[STL] Set, Map Custom Sort 구현 방법 (Red-black tree) 이전 글에서 Set을 이용한 Custom Sort 구현 방법에 대해서 소개하였다. 윗 포스터와 같이 std::set은 Balanced Binary Tree (i.e. Red-Black Tree)를 기반으로 구현[1]되었기에 내부적으로 데이터들을 정렬하여 저장한다. 따라서 std::set을 정렬을 위한 용도로 사용할 수 있다.   std::set의 또다른 기능 : Duplicate 테스트 및 중복 제거std::set은 정렬 용도 말고도 중복된 요소 제거를 위해 사용될 수 있다. 이는 Set 자료구조의 기본 특성인, std::set 내 저장된 데이터는 고유의 Key 값을 가져야 한다는 특성[2] 덕분이다. 즉 s..

이전글- 반도체 선폭과 공정(14nm, 10nm, 7nm 공정의 의미) 반도체 공정과 DRAM 제품 세대 명칭이전 글에서 14nm, 10nm, 7nm 반도체 공정 등에 대해서 정리하였다. 14nm 공정 -> 10nm 공정 -> 7nm 공정 -> 3nm 공정 등 숫자가 작아질수록 선단 공정(최신 공정)을 의미한다. 삼성 파운드리 사업부, TSMC, Intel 파운드리 사업부 등 파운드리 업계에서는 이렇게 숫자를 이용해 반도체 공정의 세대를 표현한다[1]. (7nm 공정, 3nm 공정 1세대, 3nm 공정 2세대 등등) DRAM 반도체 제품도 마찬가지로 제품의 세대가 발전할수록 더 작은 숫자의 공정을 이용한다. 다만 이쪽 업계에서는 단순히 숫자로만 나타내지 않고, 1x, 1y, 1z, 1a, 1b, 1c ...

선단 공정과 반도체 선폭 14nm 공정, 10nm 공정, 7nm 공정, 3nm 공정 까지. 반도체 공정은 이렇게 숫자를 이용해서 명칭되며, 숫자가 작아질수록 더 고도화된 선단 공정을 의미한다 (공정이 미세화된다고 함). 현재, 최신 프로세서의 경우 10nm, 7nm가 메인이며 3nm 수준의 공정이 개발 및 3nm 공정을 이용한 양산이 시작되고 있다. 반도체 공정을 설명하는 이 나노미터 숫자는 일반적으로 채널의 길이 (Fig 1. Channel Length) 혹은 회로의 선폭(Fig 2. Metal 배선과 배선과의 최소 거리, half-pitch) 을 의미한다. (후술하겠지만 이제는 일치하지 않는다고 함[3,4]) Fig 1.에서 주황색 화살표(Channel Length)가 줄어들수록 트랜지스터의 크기는 ..

Vim을 쓰다보면 VScode의 multi-line cursor와 같은 기능이 있으면 좋겠다는 생각이 들 것이다. 자세히 찾아보니까 VScode의 multi-line cursor와 동일한 기능을 제공하는 Vim plugin이 존재하기에, 이것을 설치하면 된다고 한다. 하지만 Customize의 세계는 넓고 무서우니 일단 넘어가고 간단한 방법을 찾아보았다. Multi-line Insert Mode밑의 시나리오 1과 같이, 동일한 문자열(i.e. abc123)을 여러 줄에 걸쳐 동일한 위치에 추가하고자 한다. 1. 원하는 위치에 커서를 위치 시킨다. 2. [Ctrl + v] 를 눌려 [VISUAL BLOCK] 모드에 진입 3. 원하는 라인까지 커서 이동 (↓ 버튼) 4. [Shift + i] 입력 원하는 라..

토스의 무료 ATM 인출을 믿고, 대만에 대만돈 환전 없이 도착했다. 결과는 성공적이었다. 타오위안 공항의 토스 환전 무료 수수료로 인출 가능한 ATM의 위치는 MRT 탑승구 왼쪽에 있다. - 입국장 나와서 오른쪽 에스컬레이터를 타고 한 층 내려간다. (에스컬레이터 옆에도 ATM이 하나있는데 줄이 길다.) - 에스켈레이터를 내려가자 말자 앞에 빨간 간판의 타이완 은행 (Bank of Taiwan) ATM이 있다. - 여기서 인출하면 된다. (2024년 4월 기준 수수료 무료. 이후에 정책 변경이 있을 수 있음. 혹시 모르니 조금만 뽑아보는 것도 좋을 듯 하다) (혹시라도 못찾으면, MRT 표지판을 따라 가면 된다. 타오위안 2터미널에서 MRT 지하철 탑승구에 카드 찍기전에 왼쪽에 있다. 밑의 그림 2 참고)