DRAM Cell 정리 [1] (1T1C Cell, Cell Array, Cell Layout)

반도체 및 DRAM 설계를 공부하면서 정리한 내용으로 틀린 내용이 있을 수 있습니다. :)

 

1T1C Cell & Cell Array Schematic

Fig 1. DRAM Cell Schematic [1]

 

Fig 1. 은 DRAM Cell과 Cell들의 배치를 나타내는 Schematic diagram이다. DRAM Cell 하나는 1 Transistor & 1 Capacitor (1T1C 구조)로 이루어진다[2].

 

이전글에서도 정리하였는데, Capacitor는 전기 신호 1 또는 0을 저장하는 기억소자 역할을 담당한다. Capacitor에 일정량 이상의 전하가 충전되면 1이 저장되었음을 의미한다. 반대로 Capacitor가 방전되었을 때에는 0이 저장되었음을 의미한다. 

 

Transistor (NMOS)는 전자가 Capacitor에 쌓이거나 혹은 방출되도록 조절하는 스위치 역할을 담당한다. Fig 1.을 보면 Transistor의 Gate단자는 Word Line에, Source (Drain) 단자는 Bit Line에 연결되었음을 확인할 수 있다. Transistor는 Word Line에 들어오는 신호를 기반으로 Capacitor와 Bit Line 사이를 연결하거나 끊는다. Word Line이 On이 될 경우, Bit Line과 Capacitor 간에 전자 이동이 가능하여 Bit line에서 Capacitor으로 전자가 이동하거나 (데이터가 저장됨), 혹은 Capacitor에서 Bit line으로 전자가 이동한다 (데이터를 읽음).

 

Fig 2. DRAM Cell Array Schematic [1]

 

1T1C DRAM Cell은 1bit (1 or 0) 만큼의 데이터를 저장할 수 있다. 1bit 데이터를 저장할 수 있는 Cell을 무수히 많이 반복 배치하면 GB 단위 이상의 더 큰 용량의 데이터를 저장할 수 있는 DRAM 제품이 된다. 이러한 Cell들의 반복 배치를 Cell Array라고 한다. Fig 2.은 Cell Array를 나타내는 Schematic Diagram이다.

 

앞서 말한 것처럼, Word Line은 Cell을 키고 끄는 역할을 수행한다. 만약 Read 모드에서 Word Line 3에 전압을 가한다면, Word Line 3에 연결된 모든 Cell들의 Capacitor가 Bit line들과 연결된다. 이후 Cell들에 저장된 데이터가 Bit Line을 통해 Sense Amplifier에 전달된다. 최종적으로 이 데이터를 우리가 읽을 수 있게 된다.

 

 

 

 

DRAM Cell Layout

 

Fig 3. 1T1C Cell Layout

 

Fig 3.은 1T1C DRAM Cell 2개를 나타내는 Layout을 표현한 Diagram이다. Fig 3.는 2개의 Cells (Cell 1, Cell 2) 을 동시에 포함하고 있다. 이때 2개의 Cells이 하나의 Bit line을 공유하는 것을 알 수 있다. 일반적으로 (8F2, 6F2 DRAM Array, etc.) Cell Array Layout을 그릴 때 위와 같이 2개의 Cells이 하나의 Bit line (BL) 을 공유하게끔 드로잉하여 공간 절약을 달성한다고 한다. Cell 1과 Cell 2의 경우 각기 다른 Word Line (WL) 에 연결되어 있기에 2개의 Cells이 모두 동시에 Bit Line과 연결될 일이 절대 없기 때문에 가능한 구조이다.

 

Cell 1을 보면 1개의 Cell은 하나의 Transistor (1 WL, 1 BL) 와 하나의 Capacitor로 구성되어 있음을 확인할 수 있다. 이때 Transistor가 형성되는 영역을 Active Area라고 한다. Transistor의 Source/Drain 부분 위로 MOS Capacitor가 형성된다. MOS Capacitor를 형성하기 위한 방법은 다음과 같다. Active 영역에 N+로 highly 도핑한다. 그 위에 dielectric을 형성, 마지막으로 polysilcon을 다시 형성한 후 도핑(Metal과 같은 역할을 하도록) 하는 방식으로 capacitor를 구현한다. (다만 현재는 또다른 방식으로 구현한다고 하니 점점 정리해 나가도록 하겠다.)

 

 

 

Reference

[1] https://www.microcontrollertips.com/dram-vs-sram/

[2] https://en.wikipedia.org/wiki/Dynamic_random-access_memory#Memory_cell_design