일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- Semiconductor
- FPGA
- Compression
- kubernetes
- HA
- convolution
- CUDA
- 딥러닝
- POD
- deep_learning
- 클라우드
- DRAM
- jhVM
- C++
- GPU
- jhDNN
- quantum_computing
- 양자역학의공준
- 반도체기초
- 쿠버네티스
- sycl
- CuDNN
- flash_memory
- dnn
- Qubit
- cloud
- SpMM
- stl
- nvidia
- 반도체
Archives
- Today
- Total
목록DRAM_structure (1)
Computing
DRAM Memory Organization - 2 : 성능 향상 전략
DRAM Memory System Organization 2022.03.27 - [Semiconductor/메모리반도체] - DRAM Memory Organization - 1 : 소개 이전 포스터에서 DRAM memory system의 구성에 대해서 알아 보았다. Fig 1.은 DRAM memory system을 요약한 것이다. 그림에서 보듯 DRAM system은 Channel-DIMM-Rank-Chip-Bank-Array의 순서로 hierarchically 구성된다. 이렇게 복잡한 계층 구조를 가지고 설계된 이유는 memory wall (CPU와 메인 메모리 간의 데이터 전송 병목에 의한 성능 향상 한계)를 극복하기 위해, DRAM 속 데이터를 병렬로 접근할 수 있도록 하기 위해서 이다. 오늘은 이..
Semiconductor/RAM
2022. 3. 31. 20:51