Computing

반도체 및 DRAM 설계를 공부하면서 정리한 내용으로 틀린 내용이 있을 수 있습니다. :) 이전글1. DRAM Cell 정리 [1] (1T1C Cell, Cell Array, Cell Layout) 이전글에서 DRAM Cell을 구체적인 구현에 대해서 정리하였다.  DRAM Cell은 1T1C 구조로 1개의 Transistor (Tr)와 1개의 Capacitor (Cap)로 구성된다. Cap 는 1 bit 데이터를 저장하는 저장소 역할로, 전기가 Cap 에 모여있으면 1 bit를 비어있으면 0 bit를 의미한다. Tr 는 데이터를 쓸지 말지를 결정하는 스위치 역할로, Tr 가 On되면 Cap 가 외부 회로와 연결되어 데이터를 쓰거나 데이터를 읽어올 수 있다. 1T1C Cell은 Word Line (WL)..

Main Memory Subsystem Fig 1.은 CPU가 어떻게 메모리에 접근하는 지를 간략히 잘 나타내고 있다. CPU는 code를 실행할 때, virtual memory address 기준으로 실행한다. Virtual address는 CPU 내의 memory management unit(MMU)에 의해서 physical address로 translate된다. Physical address를 이용해 memory controller는 main memory(DRAM)에 저장된 데이터의 실제 위치를 계산해낸다. 이때 main memory는 다음과 같은 계층 구조로 데이터 저장 시스템을 이루고 있다. Fig 2. memory system 구조도는 memory가 어떤 계층으로 구성되는 지를 보여준다. 이번..